Resultados da pesquisa para:
Filtrar os seus resultados
0 Resultados
João Canas Ferreira
Investigador Sénior
Recebi o doutoramento em Engenharia Electrotécnica e de Computadores pela Universidade do Porto (Portugal) em 2001. Atualmente sou professor auxiliar na Faculdade de Engenharia da Universidade do Porto e investigador sénior do INESC TEC. Sou membro de IEEE, ACM e Euromicro.Os meus interesses de investigação centram-se no projeto de sistemas digitais dedicados para aplicações complexas e exigentes. Estou particularmente interessado em três áreas:
1. Concepção de sistemas digitais auto-adaptáveis2. Computação reconfigurável baseada em FPGA3. Aceleração de hardware para sistemas embarcados (com ênfase em sistemas de telecomunicações e bio-médicos)
Alguns tópicos concretos de investigação são: - Reconfiguração dinâmica de FPGAs - Geração de configurações FPGA em tempo de execução - Síntese física rápida para circuitos digitais - Arquiteturas virtuais de hardware programável - Migração de tarefas transparente de software → hardware
Publicações
AN IC ARCHITECTURE FOR BOARD-LEVEL MIXED-SIGNAL TEST SUPPORT
FERREIRA, JC;LEAO, AC;DASILVA, JM;MATOS, JS;
1994
7TH MEDITERRANEAN ELECTROTECHNICAL CONFERENCE, VOLS 1-3
Mixed hardware/software applications on dynamically reconfigurable hardware
Ferreira, JC;Matos, JS;
1998
5th IEEE International Conference on Electronics, Circuits and Systems, ICECS 1998, Surfing the Waves of Science and Technology, Lisbon, Portugal, September 7-10, 1998
From Instruction Traces to Specialized Reconfigurable Arrays
Bispo, J;Cardanha Paulino, NM;Cardoso, JMP;Ferreira, JC;
2011
2011 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2011, Cancun, Mexico, November 30 - December 2, 2011
A routing protocol for WSN based on the implementation of source routing for minimum cost forwarding method
Derogarian, F;Ferreira, JC;Tavares, VMG;
2011
SENSORCOMM 2011 - 5th International Conference on Sensor Technologies and Applications and WSNSCM 2011, 1st International Workshop on Sensor Networks for Supply Chain Management
Teses Orientadas
Accelerating the training of convolutional neural network
Afonso de Sá Reis
M - 2019
UP-FEUP
Transparent control flow transfer between CPU and Intel FPGAs
Daniel Miranda Silva Malafaia Granhão
M - 2019
UP-FEUP
Gerador de padrões de vídeo UHD utilizando HDL (Verilog)
Júnio Duarte Lopes Parente
M - 2019
UP-FEUP
Reconfigurable FPGA-Based Baseband Processor for Multi-mode Spectrum Aggregation
Mário Lopes Ferreira
D - 2019
UP-FEUP
